

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年10月24日

出 Application Number:

特願2002-309504

[ST. 10/C]:

[J P 2 0 0 2 - 3 0 9 5 0 4]

出 願 人


Applicant(s):

富士通株式会社



2003年 9月

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

0241105

【提出日】

平成14年10月24日

【あて先】

特許庁長官殿

【国際特許分類】

H04L 27/02

H03G 3/00

【発明の名称】

増幅器

【請求項の数】

10

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

重松 寿生

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100104190

【弁理士】

【氏名又は名称】

酒井 昭徳

【手数料の表示】

【予納台帳番号】

041759

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9906241

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 増幅器

【特許請求の範囲】

【請求項1】 分布増幅器よりなる複数の増幅段が縦続接続された増幅器において、

前段の増幅段と後段の増幅段とを第1の容量を介して結合し、かつ後段の増幅 段の入力側終端回路に第2の容量を接続したことを特徴とする増幅器。

【請求項2】 分布増幅器よりなる複数の増幅段が縦続接続された増幅器において、

前段の増幅段と後段の増幅段とを第1の容量を介して結合し、かつ後段の増幅 段の出力側終端回路に第2の容量を接続したことを特徴とする増幅器。

【請求項3】 分布増幅器よりなる複数の増幅段が縦続接続された増幅器に おいて、

前段の増幅段と後段の増幅段とを第1の容量を介して結合し、かつ前段の増幅 段の出力側終端回路に第2の容量を接続したことを特徴とする増幅器。

【請求項4】 分布増幅器よりなる複数の増幅段が縦続接続された増幅器において、

前段の増幅段と後段の増幅段とを第1の容量を介して結合し、かつ前段の増幅 段の入力側終端回路に第2の容量を接続したことを特徴とする増幅器。

【請求項5】 集中定数増幅器よりなる複数の増幅段が縦続接続された増幅器において、

前段の増幅段と後段の増幅段とを第1の容量を介して結合し、かつ後段の増幅 段の入力側終端回路に第2の容量を接続したことを特徴とする増幅器。

【請求項6】 集中定数増幅器よりなる複数の増幅段が縦続接続された増幅器において、

前段の増幅段と後段の増幅段とを第1の容量を介して結合し、かつ後段の増幅 段の出力側終端回路に第2の容量を接続したことを特徴とする増幅器。

【請求項7】 集中定数増幅器よりなる複数の増幅段が縦続接続された増幅器において、

前段の増幅段と後段の増幅段とを第1の容量を介して結合し、かつ前段の増幅 段の出力側終端回路に第2の容量を接続したことを特徴とする増幅器。

【請求項8】 集中定数増幅器よりなる複数の増幅段が縦続接続された増幅器において、

前段の増幅段と後段の増幅段とを第1の容量を介して結合し、かつ前段の増幅 段の入力側終端回路に第2の容量を接続したことを特徴とする増幅器。

【請求項9】 前記第1の容量に抵抗を並列に接続したことを特徴とする請求項 $1\sim8$ のいずれか一つに記載の増幅器。

【請求項10】 前記各増幅段、前記第1の容量、前記抵抗および前記第2 の容量は、同一半導体基板上に作製されていることを特徴とする請求項9に記載の増幅器。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、増幅器に関し、特に40GHz以上の帯域を有する高利得の増幅器に関する。

$[0\ 0\ 0\ 2]$

近時、インターネットの急速な普及に伴い、高速で大容量のデータを送受信することが可能な40Gb/s通信システムの需要が高まっている。この通信システムの、送信部フロントエンドの変調器を駆動するドライバ回路や、受信部フロントエンドのプリアンプや等価増幅部などでは、40GHz以上の帯域を有する高利得の増幅器が必要である。

[0003]

【従来の技術】

分布増幅器は、トランジスタの入力容量と配線のLから構成されるラダーフィルタで帯域が決まるため、広帯域化に適した回路構成として古くから用いられている。中でも、カスコード型の分布増幅器は、ゲート接地(またはベース接地)トランジスタに接続された回路により高周波域で負性抵抗を生成し、広帯域化が可能となる。よって現在ではこの型の回路が主流となりつつある。

[0004]

図10は、従来のカスコード型分布増幅器の構成を示す回路図である。図10に示すように、この分布増幅器は、ソース接地トランジスタQ1とゲート接地トランジスタQ2からなるカスコード増幅回路を、入力線路11と出力線路12との間に、複数並列に接続した構成となっている。ソース接地トランジスタQ1に関し、そのゲート端子は入力線路11に接続され、そのソース端子は接地され、そのドレイン端子はゲート接地トランジスタQ2のソース端子に接続されている。また、ゲート接地トランジスタQ2に関し、そのゲート端子は抵抗13および入力容量14を介して接続され、そのドレイン端子は出力線路12に接続されている。

[0005]

また、入力線路11に関し、その一端は入力端子15に接続され、その他端は 終端抵抗16を介して接地されている。出力線路12に関しては、その一端は出 力端子17に接続され、その他端は終端抵抗18を介して接地されている。なお 、図10において、符号19を付した矩形ブロックは、伝送線路のインダクタン ス成分を表しており、▽の記号はグランド(接地)を意味している(他の図にお いても同様である)。

[0006]

ソース接地トランジスタQ1は、入力端子15に与えられた信号を増幅する。 増幅動作の帯域は、直列に接続されたソース接地トランジスタQ1とゲート接地 トランジスタQ2の配線インダクタンス成分(図示せず)と、入力容量14とで 形成されるフィルタの特性に依存する。また、増幅利得はソース接地トランジス タQ1の利得に依存する。このような増幅動作において、ゲート接地トランジス タQ2は高い周波数帯域で負性抵抗を生成する。この負性抵抗は利得を増大させ る(いわゆる利得の跳ね上げ)ので、高い周波数帯域での利得の低下を防止でき る。

[0007]

本発明者は、下記の特許文献1の中で、40GHz以上の帯域を有するカスコード型分布増幅器について報告している。

[0008]

【非特許文献1】

"45-GHz distributed amplifier with a linear 6-Vp-p output for a 40Gb/s LiNbO3 modulator driver circuit" (2001 IEEE GaAs Digest,pp137,20 01)

[0009]

【発明が解決しようとする課題】

しかしながら、一般に、カスコード型分布増幅器には、利得が低いという欠点がある。そこで、カスコード型分布増幅器よりなる複数の増幅段を縦続接続することにより、利得を上げることが考えれる。この場合、前段の増幅段と後段の増幅段とをDC結合すると、各段のバイアスレベルが異なるため、一意に設定することが困難になるという問題点がある。この問題は、前段の増幅段と後段の増幅段とをDCカット容量を介して結合することにより、解消される。

[0010]

しかし、段間を容量結合する場合、非常に大きな容量が必要となる。このため、この容量のインダクタンス成分の影響により、高周波域で利得が低下するという問題点がある。また、分布増幅器と容量を同一の半導体基板上に形成することができないので、分布増幅器を形成した半導体チップにワイヤ等を介して容量を外付けする必要があり、これが高周波域での利得の低下を招く原因となっているという問題点もある。

$[0\ 0\ 1\ 1]$

本発明は、上記問題点に鑑みてなされたものであって、複数の増幅段をDCカット容量を介して縦続接続することにより高利得化を図り、かつ高周波域での利得の低下を抑制することにより、広い帯域にわたって高利得で平坦な周波数特性を有する増幅器を提供することを目的とする。

$[0\ 0\ 1\ 2]$

【課題を解決するための手段】

上記目的を達成するため、本発明は、図1に示すように、前段の増幅段2と後段の増幅段3とを、DCカット容量となる数pF程度の第1の容量4を介して、

縦続接続するとともに、後段の増幅段3の入力線路11の終端回路である終端抵抗16に、第2の容量5を直列に接続した構成を、同一半導体基板上に作製したことを特徴とする。この発明において、第2の容量5を、後段の増幅段3の出力線路12の終端抵抗18に直列に接続した構成としてもよいし、前段の増幅段2の出力線路12の終端抵抗18に直列に接続した構成としてもよいし、前段の増幅段2の入力線路11の終端抵抗16に直列に接続した構成としてもよい。また、この発明において、前段の増幅段2および後段の増幅段3を、分布増幅器、特にカスコード型分布増幅器により構成してもよいし、集中定数増幅器により構成してもよい。なお、図1において、図10に示す構成要素と同一のものには、同一の符号を付す(他の図も同様である)。

[0013]

この発明によれば、段間の結合に供せられた第1の容量4が、前段の増幅段2 および後段の増幅段3とともに同一半導体基板上に作製されるので、前段の増幅 段および後段の増幅段が作製された半導体チップにDCカット容量を外付けする 必要がない。また、第1の容量4は、前段の増幅段2および後段の増幅段3とと もに同一半導体基板上に作製され得る程度の大きさであるので、高周波域での利 得の低下が抑制される。また、第1の容量4が充分に大きくないので、容量結合 しただけでは低周波域で利得が低下することになるが、終端抵抗に第2の容量5 が直列に接続されていることにより、低周波域での終端抵抗値が増加し、低周波 域での利得が上昇する特性となる。

[0014]

【発明の実施の形態】

以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。

$[0\ 0\ 1\ 5]$

(実施の形態1)

図2は、本発明の実施の形態1にかかる増幅器の構成を示す回路図である。図2に示すように、この増幅器は、前段の増幅段2と後段の増幅段3とを、DCカット容量となる第1の容量4を用いて縦続接続、すなわち前段の増幅段2の出力線路12に後段の増幅段3の入力線路11を第1の容量4を介して結合するとと

もに、後段の増幅段3の入力線路11の終端抵抗16と接地点との間に第2の容量5を接続した構成となっている。また、第1の容量4には、抵抗6が並列に接続されている。

[0016]

前段の増幅段2および後段の増幅段3はともに、図10に示す従来と同様な構成のカスコード型の単相分布増幅器で構成されている。なお、図2では、簡略化のため、ゲート接地トランジスタQ2のゲート端子に接続された抵抗13および入力容量14は省略されている(図5~図7においても同様である)。第1の容量4、第2の容量5および抵抗6は、前段の増幅段2および後段の増幅段3をそれぞれ構成するカスコード型分布増幅器とともに、同一半導体基板上に作製される。すなわち、本実施の形態1の増幅器は、単一の半導体チップで実現される。

[0017]

つぎに、実施例として、GaAs 半導体を用いて作製した図2に示す構成の増幅器の利得の周波数特性を、図3および図4に示す。図3は、第1の容量4、第2の容量5および抵抗6を適当に調整した後の周波数特性であり、図4は、それらの調整前の周波数特性である。図3より、 $0\sim50$ GHz の全帯域にわたって、おおよそ20 d B の利得が得られることが分かる。これより、利得が20 d B で、帯域が50 GHz の多段増幅器を、GaAs HEMT (高電子移動度トランジスタ) により構成することができることが分かる。

[0018]

図4に示すように、第1の容量 4、第2の容量 5 および抵抗 6 を調整する前では、利得の平坦性は低い。図 3 に示すような利得平坦性の高い周波数特性を得るにあたっては、図 4 において「領域 A」として示すおおよそ $10^4 \sim 6 \times 10^6 \text{Hz}$ の周波数域については、第1の容量 4 に並列に接続された抵抗 6 を調整すればよい。また、「領域 B」のおおよそ $10^7 \sim 4 \times 10^9 \text{Hz}$ の周波数域については、第1の容量 4 を調整すればよい。また、「領域 C」のおおよそ $2 \times 10^9 \sim 2 \times 10^{10} \text{Hz}$ の周波数域については、第2の容量 5 を調整すればよい。なお、第2の容量 5 に抵抗を並列に接続することにより、よりきめ細かな調整が可能となる。

[0019]

比較のため、従来例として、上述した非特許文献 1 の中で報告された分布増幅器の利得の周波数特性を図 3 に併せて示す。従来例では、 $0 \sim 5$ 0 G H z の全帯域において、おおよそ 1 5 d B の利得しか得られない。

[0020]

(実施の形態2)

[0021]

(実施の形態3)

図6は、本発明の実施の形態3にかかる増幅器の構成を示す回路図である。図6に示すように、実施の形態3の増幅器は、図2に示す実施の形態1において、第2の容量5を、前段の増幅段2の出力線路12の終端抵抗18と接地点との間に接続した構成となっている。その他については、実施の形態1と同じである。実施の形態1と同様に、第1の容量4、第2の容量5および抵抗6を適当に調整することにより、0~50GHzの全帯域にわたって、おおよそ20dBの利得が得られる。

[0022]

(実施の形態4)

図7は、本発明の実施の形態4にかかる増幅器の構成を示す回路図である。図7に示すように、実施の形態4の増幅器は、図2に示す実施の形態1において、第2の容量5を、前段の増幅段2の入力線路11の終端抵抗16と接地点との間に接続した構成となっている。その他については、実施の形態1と同じである。実施の形態1と同様に、第1の容量4、第2の容量5および抵抗6を適当に調整

8/

することにより、 $0 \sim 50\,\mathrm{GHz}$ の全帯域にわたって、おおよそ $20\,\mathrm{dB}$ の利得が得られる。

[0023]

(実施の形態5)

図8は、本発明の実施の形態5にかかる増幅器の構成を示す回路図である。図8に示すように、実施の形態5の増幅器は、図7に示す実施の形態4において、前段の増幅段2および後段の増幅段3を、カスコード型分布増幅器ではなく、入力線路11と出力線路12との間に、複数のソース接地トランジスタQ3を並列に接続した構成の一般的な分布増幅器で構成したものである。ソース接地トランジスのタQ3のゲート端子は入力線路11に接続され、ソース端子は接地され、ドレイン端子は出力線路12に接続されている。

[0024]

その他については、実施の形態4と同じである。なお、実施の形態1~3のように、第2の容量5を、後段の増幅段3の入力線路11の終端抵抗16と接地点との間、後段の増幅段3の出力線路12の終端抵抗18と接地点との間、または前段の増幅段2の出力線路12の終端抵抗18と接地点との間に接続した構成としてもよい。

[0025]

(実施の形態6)

図9は、本発明の実施の形態6にかかる増幅器の構成を示す回路図である。図9に示すように、実施の形態6の増幅器は、図2に示す実施の形態1において、前段の増幅段2および後段の増幅段3を、カスコード型分布増幅器ではなく、入力線路11と出力線路12との間に、ソース接地トランジスタQ3を接続した構成の一般的な集中定数増幅器で構成したものである。ソース接地トランジスタQ3のゲート端子は入力線路11に接続され、ソース端子は接地され、ドレイン端子は出力線路12に接続されている。

[0026]

その他については、実施の形態1と同じである。なお、実施の形態2~4のように、第2の容量5を、後段の増幅段3の出力線路12の終端抵抗18と接地点

との間、前段の増幅段2の出力線路12の終端抵抗18と接地点との間、または前段の増幅段2の入力線路11の終端抵抗16と接地点との間に接続した構成としてもよい。

[0027]

上述した各実施の形態によれば、第1の容量4が、前段の増幅段2、後段の増幅段3、第2の容量5および抵抗6とともに同一半導体チップ上に作製されるので、DCカット容量の外付けが不要となり、また第1の容量4が小さくなることにより、高周波域での利得の低下を抑制することができる。また、終端抵抗16,18に第2の容量5が直列に接続されていることにより、低周波域での終端抵抗値が増加し、低周波域での利得が上昇するので、容量結合による低周波域での利得低下を補償することができる。したがって、広い帯域にわたって高利得で平坦な周波数特性を有する増幅器、特に実施の形態1~5によれば分布増幅器を、1チップで実現することができる。これらの増幅器を用いることによって、光通信において入力される、様々な周波数成分を含む40Gb/sの信号を正確に増幅することが可能となる。また、前段の増幅段2と後段の増幅段3とを容量結合することにより、増幅器を多段構成にした場合のしきい値のばらつきを吸収することができる。また、第1の容量4、第2の容量5および抵抗6を適当に調整することができる。

[0028]

以上において本発明は、上述した実施の形態1~6に限らず、種々変更可能である。たとえば、前段の増幅段2および後段の増幅段3を構成するトランジスタとして、電界効果トランジスタの代わりに、バイポーラトランジスタを用いても同様の効果が得られる。また、GaAs半導体に限らず、InPやSiやGaN等の半導体材料を用いても同様の効果が得られる。また、縦続接続される増幅段の数を3段以上にしてもよく、その場合には、いずれかの増幅段の入力線路または出力線路の終端抵抗に第2の容量を直列に接続すればよい。また、抵抗6を第1の容量4に並列に接続しなくてもよい場合もある。

[0029]

(付記1) 分布増幅器よりなる複数の増幅段が縦続接続された増幅器において、

前段の増幅段と後段の増幅段とを第1の容量を介して結合し、かつ後段の増幅 段の入力側終端回路に第2の容量を接続したことを特徴とする増幅器。

[0030]

(付記2)分布増幅器よりなる複数の増幅段が縦続接続された増幅器において、 前段の増幅段と後段の増幅段とを第1の容量を介して結合し、かつ後段の増幅 段の出力側終端回路に第2の容量を接続したことを特徴とする増幅器。

[0031]

(付記3)分布増幅器よりなる複数の増幅段が縦続接続された増幅器において、 前段の増幅段と後段の増幅段とを第1の容量を介して結合し、かつ前段の増幅 段の出力側終端回路に第2の容量を接続したことを特徴とする増幅器。

[0032]

(付記4)分布増幅器よりなる複数の増幅段が縦続接続された増幅器において、 前段の増幅段と後段の増幅段とを第1の容量を介して結合し、かつ前段の増幅 段の入力側終端回路に第2の容量を接続したことを特徴とする増幅器。

[0033]

(付記5)集中定数増幅器よりなる複数の増幅段が縦続接続された増幅器において、

前段の増幅段と後段の増幅段とを第1の容量を介して結合し、かつ後段の増幅 段の入力側終端回路に第2の容量を接続したことを特徴とする増幅器。

[0034]

(付記6)集中定数増幅器よりなる複数の増幅段が縦続接続された増幅器において、

前段の増幅段と後段の増幅段とを第1の容量を介して結合し、かつ後段の増幅 段の出力側終端回路に第2の容量を接続したことを特徴とする増幅器。

[0035]

(付記7)集中定数増幅器よりなる複数の増幅段が縦続接続された増幅器において、

前段の増幅段と後段の増幅段とを第1の容量を介して結合し、かつ前段の増幅 段の出力側終端回路に第2の容量を接続したことを特徴とする増幅器。 [0036]

(付記8)集中定数増幅器よりなる複数の増幅段が縦続接続された増幅器において、

前段の増幅段と後段の増幅段とを第1の容量を介して結合し、かつ前段の増幅 段の入力側終端回路に第2の容量を接続したことを特徴とする増幅器。

[0037]

(付記9) 前記第1の容量に抵抗を並列に接続したことを特徴とする付記 $1 \sim 8$ のいずれか一つに記載の増幅器。

[0038]

(付記10)前記各増幅段、前記第1の容量、前記抵抗および前記第2の容量は 、同一半導体基板上に作製されていることを特徴とする付記9に記載の増幅器。

[0039]

(付記11) 前記各増幅段を構成する分布増幅器は、入力線路と出力線路との間に複数のカスコード増幅回路が並列に接続されたカスコード型分布増幅器で構成されていることを特徴とする付記1~4のいずれか一つに記載の増幅器。

[0040]

(付記12)前記第1の容量に抵抗を並列に接続したことを特徴とする付記11 に記載の増幅器。

[0041]

(付記13) 前記各増幅段、前記第1の容量、前記抵抗および前記第2の容量は、同一半導体基板上に作製されていることを特徴とする付記12に記載の増幅器

[0042]

(付記14)前記各増幅段、前記第1の容量および前記第2の容量は、同一半導体基板上に作製されていることを特徴とする付記1~8のいずれか一つに記載の増幅器。

 $[0\ 0\ 4\ 3]$

(付記15) 前記増幅段を2段有することを特徴とする付記1~14のいずれか 一つに記載の増幅器。

[0044]

(付記16) 前記各増幅段は、電界効果トランジスタにより構成されていることを特徴とする付記1~15のいずれか一つに記載の増幅器。

[0045]

(付記17) 前記各増幅段は、バイポーラトランジスタにより構成されていることを特徴とする付記1~15のいずれか一つに記載の増幅器。

[0046]

【発明の効果】

本発明によれば、前段の増幅段および後段の増幅段が作製された半導体チップに、DCカット容量となる第1の容量を内蔵させることにより、前段の増幅段および後段の増幅段が作製された半導体チップにDCカット容量を外付けする必要がないので、高周波域での利得の低下を抑制することができる。また、第1の容量が、前段の増幅段および後段の増幅段とともに同一半導体基板上に作製され得る程度の大きさであるので、高周波域での利得の低下を抑制することができる。また、終端抵抗に第2の容量が直列に接続されていることにより、低周波域での終端抵抗値が増加することになるので、低周波域での利得が上昇する特性となり、容量結合による低周波域での利得低下を補償することができる。したがって、広い帯域にわたって高利得で平坦な周波数特性を有する増幅器を、1チップで実現することができる。

【図面の簡単な説明】

【図1】

本発明にかかる増幅器の構成を示す回路図である。

図2

本発明の実施の形態 1 にかかる増幅器の構成を示す回路図である。

【図3】

本発明の実施の形態 1 にかかる増幅器の最適化後の利得の周波数特性を示す図である。

[図4]

|本発明の実施の形態1にかかる増幅器の最適化前の利得の周波数特性を示す図

である。

【図5】

本発明の実施の形態2にかかる増幅器の構成を示す回路図である。

【図6】

本発明の実施の形態3にかかる増幅器の構成を示す回路図である。

【図7】

本発明の実施の形態4にかかる増幅器の構成を示す回路図である。

【図8】

本発明の実施の形態5にかかる増幅器の構成を示す回路図である。

【図9】

本発明の実施の形態6にかかる増幅器の構成を示す回路図である。

【図10】

従来の分布増幅器の構成を示す回路図である。


【符号の説明】

- 2 前段の増幅段
- 3 後段の増幅段
- 4 第1の容量 (DCカット容量)
- 5 第2の容量
- 6 抵抗
- 11 入力線路
- 12 出力線路
- 16,18 終端回路(終端抵抗)


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】



【図9】



【図10】



ページ: 1/E

【書類名】

要約書

【要約】

【課題】 複数の増幅段をDCカット容量を介して縦続接続することにより高利得化を図り、かつ高周波域での利得の低下を抑制することにより、広い帯域にわたって高利得で平坦な周波数特性を有する増幅器を得ること。

【解決手段】 前段の増幅段2と後段の増幅段3とを、DCカット容量となる第1の容量4を介して、縦続接続するとともに、後段の増幅段3の入力線路11の終端抵抗16に第2の容量5を直列に接続した構成を、同一半導体基板上に作製し、高周波域での利得の低下を抑制するとともに、容量結合による低周波域での利得低下を補償する。

【選択図】

図 1

特願2002-309504

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

神奈川県川崎市中原区上小田中1015番地

氏 名

富士通株式会社

2. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社